CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - fpga rs

搜索资源列表

  1. rs_encoder

    0下载:
  2. 一个很不错RS编码,用于DVB的信道编码,用VHDL语言编写,在FPGA上通过验证。
  3. 所属分类:压缩解压

    • 发布日期:2008-10-13
    • 文件大小:3630
    • 提供者:杨宇
  1. RS_Euclid_FPGA

    2下载:
  2. RS译码的Euclid算法及其FPGA实现,并通过仿真器的出结果,对于设计RS译码很有帮助
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:52784
    • 提供者:番茄
  1. GF_2_m_FPGA

    0下载:
  2. GF_2_m_域乘法器的快速设计及FPGA实现,对于rs编翼码的理解和设计有帮助
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:202826
    • 提供者:番茄
  1. RS485EN

    0下载:
  2. RS485的双向通信处,正在为此头疼的同学们可要注意了,这个可以解决你们双向通信过程中的很多问题哦-Two-way RS485 communications, the headache is to this end they' ll pay attention to the students, this two-way communication you can solve many problems in the course of oh
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:151216
    • 提供者:江山
  1. RSencode

    0下载:
  2. 基于FPGA的RS编译码器实现 我是新手 刚学的写的很简单的代码 -FPGA implementation RS codecs
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1671
    • 提供者:杨玉昆
  1. RSandfpgadesign

    0下载:
  2. 详细介绍了RS编解码背景以及原理,同时给出了FPGA实现方案-Described in detail the background of RS codecs as well as the principles of the FPGA at the same time give the realization of the program
  3. 所属分类:Windows Develop

    • 发布日期:2017-04-07
    • 文件大小:270832
    • 提供者:马彬
  1. c_FPGA

    0下载:
  2. RS232设计,硬件测试通过,VERILOG实现的,比较好的哦-RS232 design, hardware test, VERILOG realized, oh good
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-10
    • 文件大小:1249471
    • 提供者:洪依
  1. RS_FPGA_papers

    0下载:
  2. 两篇RS编码fpga仿真的硕士论文,看完会对RS编码及其硬件实现步骤有清晰的理解。-2 RS codes fpga simulation master' s thesis, after reading the RS coding and hardware implementation will have a clear understanding of the steps.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-26
    • 文件大小:9422003
    • 提供者:yan
  1. verilogRS

    0下载:
  2. 该文件为基于fpga的RS(204.188)译码器的verilong源代码,使用的Quartus II的开发环境,已经通过编译,需要者可以自己下载在编译简历工程使用-The document is based on fpga' s RS (204.188) decoder verilong source code, use the Quartus II development environment, has been compiled by the need to download th
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:13675
    • 提供者:bobo
  1. jishuji

    0下载:
  2. 将基本RS触发器,同步RS触发器,集成J-K触发器,D触发器同时集成一个FPGA芯片中模拟其功能,并研究其相互转化的方法。-The basic RS flip-flop, synchronous RS flip-flop, integrated JK flip-flop, D flip-flop while a FPGA chip analog integrated function, and to study their mutual transformation method.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:1303742
    • 提供者:shenlina
  1. Seria_M

    0下载:
  2. in this part of source code i added the code for interface the rs-232 with pc and connected it to the fpga spartan-3e in order to transmit data and receive it -in this part of source code i added the code for interface the rs-232 with pc and conne
  3. 所属分类:File Formats

    • 发布日期:2017-04-17
    • 文件大小:244034
    • 提供者:Mohammed
  1. RScoder

    1下载:
  2. 基于FPGA的RS编码器设计,verilog hdl语言。-RS encoder FPGA-based design, verilog hdl language.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:12360
    • 提供者:小明
  1. SCommTest

    0下载:
  2. SCommTest,实现了两个串口之间的通信功能,可以调试,互发互收。-SCommTest.zipA serial interface is a simple way to connect an FPGA to a PC. This project shows how to create an asynchronous serial link like RS-232 in an FPGA.
  3. 所属分类:Communication

    • 发布日期:2017-04-04
    • 文件大小:126205
    • 提供者:韩伟
  1. rscorrect

    0下载:
  2. OFDM中FPGA部分,随机化,信道编码,交织,这里主要介绍了利用RS编码实现的方法-FPGA portion of the OFDM system, randomization, channel coding, interleaving, introduces the use of RS coding method
  3. 所属分类:matlab

    • 发布日期:2017-04-10
    • 文件大小:867
    • 提供者:江雪
  1. RS_Encoder

    0下载:
  2. 具有16个校验位的RS编码器,在FPGA上实现。-With 16 RS encoder, the parity bit in the FPGA.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:208636
    • 提供者:王林林
  1. rs_decode_31

    0下载:
  2. RS码的FPGA编码文件,QUARTUS工程-The RS codes FPGA encoded file, QUARTUS engineering
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-30
    • 文件大小:2337424
    • 提供者:zhangli
  1. verilogSerialcommunication

    0下载:
  2. FPGA实现RS-232串口收发的仿真过程(Quartus+Synplify+ModelSim)-On the RS-232 online asynchronous transceiver introduced a lot, recently there groping to do with the ModelSim timing simulation, combined with the online reference and their own thinking, do this thin
  3. 所属分类:Other systems

    • 发布日期:2017-12-02
    • 文件大小:100028
    • 提供者:龚景
  1. RS_FPGA

    0下载:
  2. RS编码器译码器的FPGA实现原理,优化,在光通讯中应用-failed to translate
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-25
    • 文件大小:18804736
    • 提供者:马亚东
  1. FPGA_UART

    0下载:
  2. 用fpga实现RS—485功能的驱动程序-Fpga implementation using RS-485 driver features
  3. 所属分类:DSP program

    • 发布日期:2017-12-03
    • 文件大小:1180
    • 提供者:张鑫
  1. paobiao

    0下载:
  2. 本源码是用verilog编写的FPGA程序,其中包括了数字跑表模块和RS触发器模块。-The source code is written in verilog FPGA programs, including digital stopwatch module and the RS flip-flop modules.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:980
    • 提供者:黄华
« 1 2 34 »
搜珍网 www.dssz.com